Tror inte heller 3 ggr högre IPC från idag är realistiskt. Har ändå skruvat upp nivån på hur långt jag tror man kan komma med IPC, primärt då Apple numera har 80 % högre IPC jämfört med Zen2/Skylake. Även ARM har visat vad som är möjligt, Cortex A76 matchar Zen2/Skylake, Cortex A77 ökade IPC ~25 % och ARM har kommuncerat att kommande 2-3 generationer (en per år) kommer öka enkeltrådprestanda med 20-30 %.
Visst är Aarch64 en långt bättre ISA jämfört med x86_64, men svårt att tänk mig att det ger mer än kanske 30-40 % högre IPC, inte 80 % som fallet är nu (Apples A13 kärnor är helt jämförbara med Zen2/Skylake i komplexitet och storlek, Cortex A76 är väsentligt mindre).
Förstår dock inte varför du skriver 5-8 % och 10-15 %. Vad är vad där och varför tror du på olika utveckling för samma ISA?
Zen+ -> Zen2 gav ~15 % högre IPC. Fast kolla vad som krävdes... 8 Zen+ kärnor + L3$ tog ungefär 90 mm² kretsyta på GF/Samsung 14 nm medan 8 Zen2 kärnor + L3$ tar ~80 mm². TSMC hävdar dubbel densitet från 16 nm -> 10 nm och 1,6 gånger från 10 nm -> 7 nm, så 3,2 gånger högre densitet på 7 nm jämfört med 16 nm.
Nu gick AMD från GF/Samsung, GF planerade 7 nm process hade nära nog identisk densitet med TSMC. GF hävdade 2,8 gånger högre densitet från deras 14 nm till 7 nm. Så TSMC och GF siffror är sammstämmiga då TSMC 16 nm hade lägre densitet jämfört med GF/Samsung 14 nm.
Slutsatsen man kan dra är att Zen2 lär använda mer än dubbelt så många transistorer för CPU+L3$, det för 15 % högre IPC... Låter inte helt osannolikt när man ser att L3$, μ-op cache, SIMD-bredd fördubblades, antal ld/st-portar ökade 50%, L2-TLB$ ökade 33 %, out-of-order fönstret ökade 17 %, scheduler-köer ökade ~10 %. En sådan massiv förändring kan bara göras ihop med byte av nod, finns ingen chans att Zen3 (TSMC 7 nm+) kommer se en så stor ökning om man inte samtidigt kraftigt ökar storleken på kretsytan.
Skylake -> Sunny Cove verkar ju ha gett mer än de 18 % som Intel skrivit. ST GB5 visar på en ~22 % ökning av IPC, Phoronix uppmätte ~24 % högre prestanda hos i7-1065G över i7-8655U (då har den senare både högre maxboost och högre basfrekvens).
Men åter igen. Kollar man på vad som ändrats för att få den ökning så påminner den om Zen+ -> Zen. Arean för 4 st CPU+L3$ har minskat från ~50 mm² till ~30 mm² (fast med en densitetsökning på upp mot 2,7 gånger). En stor orsak är nog att Intel inte ökat L3$, L3$ tar massiv mängd utrymme i anspråk (lite över 50 % av Zen2-chiplet ser ut att vara L3$). Men huvudförändringen till Willow Cove är just massiv ökning av cache (L2$ ökar till 1,25 MB från ,25 MB i Skylake och ,5 MB i Sunny Cove, L3$ kommer öka 50 %), så då lär man vara tillbaka på ~50 mm² igen.
Antar vi att Intel faktiskt stannat vid sin ursprungliga 10 nm densitet (vilket mycket pekar på när folk jämfört storlek på t.ex. iGPU EUs) så har Sunny Cove CPU+L3$ ~60 % fler transistorer (och det är i praktiken 60 % fler transistorer i CPU då L3$ är lika stor som innan). Man har ökat L2$ och ITLB$ 100%, 80 % fler läs operationer kan vara "in-flight" (bra för att "gömma" latens), out-of-order fönstret hela 60 % (det lär svida i transistorbudget!), ökat μ-op och L1d$ 50 %, ökad back-end bredd 50 % (100 % fler portar för minnesoperationer), likt Zen2 har man 33 % större L2-TLB$.
En stor orsak till att Nehalem -> Sandy Bridge -> Haswell -> Skylake (mikroarkitekturändringarna, tock:en) bara sett 5-10 % IPC-ökning är att storleken på kretsen minskat rätt kraftigt. Man har mer använt krympningarna till att optimera servers för fler kärnor och minska tillverkningskostnad för konsumenter. Även i dessa har det krävts rätt stora relativa förändringar i teoretisk kapacitet för en rätt liten praktisk ökning.
TL;DR är ändå att man kan skruva upp IPC, men kvoten ökning IPC mot ökning antal transistorer är rätt dålig och minskar
