Distanser!?, NOO! oh NOO!!... (Epic Fail)

Jag kollade lite närmare på moderkortet's instruktionsbok och läste detta.

Electrostatic Protection
GIGABYTE Ultra Durable 4 Classic motherboards feature High ESD Resistance ICs which help protect the motherboard against electrostatic discharge.

Mer tur. Men detta ingår väll i dom nyare moderkorten på marknaden eller?

Även om detta funkar så påverkar det såklart prestandan på kortet negativt.

Varför det? Han leder bara om strömen från punkt a till punkt b.

Är det bara en ledningsbana så kvittar det om det inte gäller tidskritiska funktioner som t ex ledningsbanor till minnen, då kommer även detta ge problem. Det är därför banorna på moderkort ibland ringlar sig fram, därför att signalerna måste komma fram i exakt samma tid. förlängd eller förkortad ledningsbana - felaktig timing och i förlängningen t ex läsfel från minnet.

Med tanke på att strömmen i en ledning rör sig i ca 96% av ljusets hastighet så tvekar jag starkt på att det har någon större betydelse om banan är 1 meter lång eller 1 milimeter då den är några tusen gånger snabbare än skillnaden på timings på minnen.
Nu säger jag inte att man ska lägga dit 1 meter kabel då det blir spänningsfall eller liknande som kan störa men tvekar på att längden på banorna har så stor betydelse på dagens datorer.

Du har fel, det har stor betydelse. Jag tycker du ska läsa på i ämnet. Det verkar som om du bara gissar.

Ett bra dokument jag hittade

"21. Complete the following global routing items:
• Do not route any DDR3 signals overs splits or voids.
• Ensure that traces routed near the edge of a reference plane maintain at least 30–40 mils gap to the edge
of the reference plane.
• Allow no more than 1/2 of a trace width to be routed over via antipad.
22. When routing the data lanes, route the outer-most (that is, longest lane first), because this determines the
amount of trace length to add on the inner data lanes.
23. Ensure the max lead-in trace length for data/address/command signals are no longer than 7 inches.
24. Ensure the clock pair assignments are optimized to allow break-out of all pairs on a single critical layer.22. When routing the data lanes, route the outer-most (that is, longest lane first), because this determines the
amount of trace length to add on the inner data lanes.
26. Choose one of the following options to select the impedances and spacings for the DDR3 data group.
Option #1 (wider traces—lower trace impedance)
• Single-ended impedance = 40 Ω. The lower impedance allows traces to be slightly closer with less
cross-talk.
• Utilize wider traces if stackup allows (7–8 mils)
• Spacing to other data signals = 1.5x to 2.0x
• Spacing to all other non-DDR signals = 4x
Option #2 (smaller traces—higher trace impedance)
• Single-ended impedance = 50 Ω.
• Smaller trace widths (5–6 mils) can be used.
• Spacing between like signals should increase to 3x (for 5 mils) or 2.5x (for 6 mils) respectively
27. Ensure one of the following across all DDR3 data lanes:
• For MPC8572 and MPC8536 only, ensure that all the data lanes are matched to within 1.0 inch.
• For all other QorIQ devices, ensure that all the data lanes are matched to within 2.0 inches.
28. Ensure that each data lane properly is trace-matched to within 20 mils of its respective differential data
strobe (this assumes the highest frequency operation).
• Ensure the trace matching for parts with operational speeds of higher than 1600MT/s is within +/-5 mils.
29. When adding trace lengths to any of the DDR3 signal groups, ensure that there is at least 25 mils between
serpentine loops that are in parallel.
30. Note: Some product implementations may support only the single-ended version of the strobe.
• Match all segment lengths between differential pairs along the entire length of the pair. Trace match the
MDQS/ MDQS pair to be within +/- 5 mils.
• Maintain constant line impedance along the routing path by maintaining the required line width and trace
separation for the given stackup.
• Avoid routing differential pairs adjacent to noisy signal lines or high speed switching devices such as clock
chips.
• Differential impedance 75–95 Ω
• Differential impedance 90-95 Ω, for parts with operational speeds of higher than 1600MT/s
• Diff Gap = 4–5 mils (as DQS signals are not true differential (also known as “pseudo differential”)
• Diff Gap = 5–8 mils, for parts with operational speeds of higher than 1600MT/s
Choose one of the following options to select the impedances and spacings for MDQS/MDQS differential
strobes.
Option #1 (wider traces—lower trace impedance)
• Single-ended impedance 40 Ω. The lower impedance allows traces to be slightly closer with less
cross-talk.
• Utilize wider traces if stackup allows (7–8 mils)
• Spacing to other data signals = 2x.
• If not routed on the same layer as its associated data, then 4x spacing
Option #2 (smaller traces—higher trace impedance)
• Single-ended impedance = 50 Ω.
• Smaller trace widths (5–6 mils) can be used.
• Spacing between like signals (other data) should increase to 3x (for 5 mils) or 2.5x (for 6 mils)
respectively.
• Do not divide the two halves of the diff pair between layers. Route MDQS/MDQS pair on the same critical
layer as its associated data lane.

Gissade helvilt men det var ändå inte så långt ifrån sanningen. Om du läser själv det du länkat till så ser du att det inte orsakar några problem att bygla över en trasig bana då det skapar knappt ökar längden på banan med med 3-4 milimeter när det finns marginaler upp till 1-2 inches (2.5-5cm) i bästa fallen.

update! datorn fungerar utmärkt och jag har inte "än" märkt av några störningar eller defekter.

Nu börjar du gå lite väl mycket off topic. Ett moderkort är inte en enda stor minneskontroller och skulle en bana gå sönder mellan minneskontrollern och minnet så är chansen att du kan bygla över en bana där minimal och skulle nog kräva mycket mer tid än det är värt.
Sedan tror jag inte det är många moderkort som har minnen och minneskontroller på baksidan så förstår inte varför du försöker få det att verka så.

Jag försöker inte ha rätt gissade bara heltvilt för är inte det minsta insatt i ämnet, att det inte har något större betydelse när man byglar en bana på ett moderkort. Att göra det mellan minneskontrollern och minnet går nog inte eller kräver att man är jävligt duktig på sin sak.
Så jag får väl fråga dig liknande fråga, varför du går så hårt på toleranser mellan minneskontrollern och minnet när det inte är möjligt för en normal svensson att bygla en bana där över huvudtaget OCH när man talar om att fixa banor på baksidan av moderkortet?