Kostnaden för nya tillverkningstekniker ökar exponentiellt för varje generation och halvledarindustrin söker febrilt efter lösningar på att få ned kostnaderna. Ett sätt, förutom att krympa transistorerna, är att öka antalet kretsar som kan framställas i varje moment genom att använda större kiselplattor (eng. wafers).
Under år 2018 och lagom till Intels övergång till 7 nanometer var planen att börja tillverka kretsar med waferstorleken 450 millimeter, vilket skulle ge 125 procent större yta än dagens kiselplattor på 300 millimeter. Medan varje steg i processen kommer bli dyrare till följd av storleken väntas kostnaden per producerad krets gå ned med 30–40 procent, likt övergången från 200 till 300 millimeter.
Nu skriver halvledarbloggen Semiwiki att den nya storleken läggs på is och att det kan dröja till 2023 innan den tas i bruk. Anledningen tillskrivs Intel, som har svårt att fylla sina nuvarande fabriker och därför har valt att inte lägga ned mer resurser på att driva på utvecklingen. Relaterat är att Intel tidigare investerat 4,1 miljarder dollar i verktygstillverkaren ASML med avsikt att påskynda utvecklingen av wafers i 450 millimeter och EUV (Extreme Ultraviolet Litography).
Det ser inte heller ljust ut för EUV, som enligt taiwanesiska TSMC inte når upp till de mål ASML satt i närmare ett decennium och därmed fortfarande har en lång väg kvar att gå för att kunna användas i massproduktion. EUV ska kunna ersätta så kallad multiple patterning och därmed reducera de litografiska stegen, vilket skulle bidra till lägre tillverkningskostnader.
Nyheten kommer under samma period som TSMC och merparten av industrin är på väg att ta nästa stora teknikkliv ned till 20 nanometer, vars kostnad per transistorer beräknas ligga på ungefär samma nivå som idag välanvända 28 nanometer.
