Intel "Alder Lake" på 10 nanometer tar mobildesign till stationärt format

Anledningen till detta sägs vara att Intel hoppar över 10 nanometer för stationära processorer och går direkt till 7 nanometer med Rocket Lake.

@Ozzed: Det är endast bit.LITTLE-konceptet som ursprunglingen kommer från ARM-världen, det finns inget som tyder på att Alder Lake kommer vara baserad på ARM utan det lär vara X86 som gäller fortfarande.

Dock står det ju att de kan tänkas sikta på Windows 10X, och det kan väl bara köras på ARM?

Misstänker precis som herr Eklöv att Alder Lake mer är en testplattform för tekniken. Att kombinera få "stora" kärnor med många små har poänger även för desktop, men det är i enheter som är kraftigt TDP-begränsade där de klart största fördelarna finns.

Väldigt mycket i UI är helt sekventiellt, d.v.s. det har noll skalning förbi en enda kärna. Samtidigt är lägsta möjliga latens av största vikt för UI, så man vill köra den logiken med snabbast möjliga enkeltrådprestanda.

Kikar man på utvecklingen hos ARM och specifikt Qualcomms systemkretsar baserade på Cortex A76 och senare ser hur detta kan nyttjas. En filosofiändring tog plats just med A76, man gick från att enbart prioritera lågt pris och perf/W till att designa långt mer komplexa kretsar (men de består fortfarande av väsentligt färre transistorer än motsvarande x86) som presterar i nivå med (och sedan Cortex A77 bättre än) Skylake/Zen2 per cykel.

Problemet med en sådan design är att det drar mer ström i absoluta tal, det är inte på något sätt rimligt att ha fyra-åtta sådana kärnor körandes i maximal frekvens inuti en telefon. I moderna high-end Snapdragon har man en Cortex A76/77 kärna som är optimerad för maximal frekvens. Det är kärnan som OS:et kommer lägga UI-jobben på. Sedan har man typiskt 1-3 A76/77 som är lägre klockade, mer optimerade för maximal perf/W och sedan finns fyra "små" kärnor som med fördel tar hand om alla bakgrundsjobb som musik, notifieringar etc. Detta ger både optimal responstid i UI samtidigt som bakgrundsjobb tar minimalt med ström (== minimalt med värmeutveckling).

Problemet med en strikt symmetrisk design när TDP är en väsentligt flaskhals syns bl.a. i AnandTechs test av Intels nya NUC Frost Canyon som har 6C/12T. Kör man Cinebench är Frost Canyon klart snabbare än föregångaren Bean Canyon med sina 4C/8T, men kikar man i stället på uppgifter som är mer typiska på bärbara och NUCs så är Bean Canyon väldigt ofta snabbare! Här blir det en nackdel att 6C/12T leder till att frekvensen, och därmed enkeltrådprestanda, straffas under last jämfört med 4C/8T.

Edit: Fördelen med en strikt symmetrisk design är enklare OS-design. För att riktigt utnyttja en asymmetrisk design optimalt bör applikationerna explicit ge information till OS:et om vilken typ av last en viss tråd är avsedd för. Det går att automatiskt klassificera OS-trådar, Linux gör redan det, men även om det är träffsäkert kan det aldrig blir 100%-igt.

Att köra samma lösning som Qualcomm nu har för Snapdragon är helt rätt för bärbara. Man "reserverar" utrymme för en eller max två kärnor att köra på hög frekvens oavsett last på andra kärnor. För de laster som skalar väl med kärnor har det alltid varit så att många enklare kärnor ger bättre perf/W jämfört med färre snabbare kärnor, så man låter då sådan laster primärt köra på "little" kärnorna.

Möjligen kan det finnas vinster även när TDP är på desktopnivå, men de är inte fullt lika uppenbara som för enheter med kraftigt begränsad kylning och/eller som går på batteri.

Misstänker precis som herr Eklöv att Alder Lake mer är en testplattform för tekniken. Att kombinera få "stora" kärnor med många små har poänger även för desktop, men det är i enheter som är kraftigt TDP-begränsade där de klart största fördelarna finns.

Väldigt mycket i UI är helt sekventiellt, d.v.s. det har noll skalning förbi en enda kärna. Samtidigt är lägsta möjliga latens av största vikt för UI, så man vill köra den logiken med snabbast möjliga enkeltrådprestanda.

Kikar man på utvecklingen hos ARM och specifikt Qualcomms systemkretsar baserade på Cortex A76 och senare ser hur detta kan nyttjas. En filosofiändring tog plats just med A76, man gick från att enbart prioritera lågt pris och perf/W till att designa långt mer komplexa kretsar (men de består fortfarande av väsentligt färre transistorer än motsvarande x86) som presterar i nivå med (och sedan Cortex A77 bättre än) Skylake/Zen2 per cykel.

Problemet med en sådan design är att det drar mer ström i absoluta tal, det är inte på något sätt rimligt att ha fyra-åtta sådana kärnor körandes i maximal frekvens inuti en telefon. I moderna high-end Snapdragon har man en Cortex A76/77 kärna som är optimerad för maximal frekvens. Det är kärnan som OS:et kommer lägga UI-jobben på. Sedan har man typiskt 1-3 A76/77 som är lägre klockade, mer optimerade för maximal perf/W och sedan finns fyra "små" kärnor som med fördel tar hand om alla bakgrundsjobb som musik, notifieringar etc. Detta ger både optimal responstid i UI samtidigt som bakgrundsjobb tar minimalt med ström (== minimalt med värmeutveckling).

Problemet med en strikt symmetrisk design när TDP är en väsentligt flaskhals syns bl.a. i AnandTechs test av Intels nya NUC Frost Canyon som har 6C/12T. Kör man Cinebench är Frost Canyon klart snabbare än föregångaren Bean Canyon med sina 4C/8T, men kikar man i stället på uppgifter som är mer typiska på bärbara och NUCs så är Bean Canyon väldigt ofta snabbare! Här blir det en nackdel att 6C/12T leder till att frekvensen, och därmed enkeltrådprestanda, straffas under last jämfört med 4C/8T.

Edit: Fördelen med en strikt symmetrisk design är enklare OS-design. För att riktigt utnyttja en asymmetrisk design optimalt bör applikationerna explicit ge information till OS:et om vilken typ av last en viss tråd är avsedd för. Det går att automatiskt klassificera OS-trådar, Linux gör redan det, men även om det är träffsäkert kan det aldrig blir 100%-igt.

Att köra samma lösning som Qualcomm nu har för Snapdragon är helt rätt för bärbara. Man "reserverar" utrymme för en eller max två kärnor att köra på hög frekvens oavsett last på andra kärnor. För de laster som skalar väl med kärnor har det alltid varit så att många enklare kärnor ger bättre perf/W jämfört med färre snabbare kärnor, så man låter då sådan laster primärt köra på "little" kärnorna.

Möjligen kan det finnas vinster även när TDP är på desktopnivå, men de är inte fullt lika uppenbara som för enheter med kraftigt begränsad kylning och/eller som går på batteri.

Låter som att det kan bli lite rörigt för hebbe och lelle att välja processor om det ska marknadsföras som 16 kärnor men vara 8.8 egentligen. Kul dock, alltid roligt med förändringar om de tar med sig något bra.

Intel gör en Bulldozer... Nice!