Med Ryzen 3000-familjens processorer introducerade AMD vad som kallas chiplet-design, där olika kretsar kopplas samman i ett processorpaket. Detta till skillnad från tidigare där processorer byggts som en monolitisk helhet, med minskad flexibilitet som nackdel men omedelbar kommunikation med låga latenser som fördel.
Bildkälla: Wikichip
I AMD:s chiplet-design kombineras processorkomponenter tillverkade på 7 nanometer med en I/O-del som tillverkas på 14 nanometer. Förutom flexibilitet ger detta också företaget möjlighet att spara in på komponenter som tillverkas på den betydligt dyrare tekniken 7 nanometer. AMD kom först till marknaden, men Intel har också planer för modulär chiplet-design och denna har nu presenterats som Co-EMIB.
Avtäckandet sker under halvledarkonferensen SEMICON West där Intel presenterar en rad olika tekniker relaterade till chiplet-designen. Utöver själva Co-EMIB presenteras även kommunikationslagret Omni-Directional Interconnect (ODI) och systemgränssnitt över flera kretsar vid namn Multi-Die I/O (MDIO).
Sett till chiplet-designen består Intels teknik av flera olika delar. Foveros 3D är en tidigare aviserad teknik för tredimensionell chiplet-design som gör det möjligt att stapla kretsar på höjden, för att på så sätt få in mycket processorkraft på mindre yta. Processorer med Foveros 3D-design kommer introduceras i och med Intel Lakefield-familjen.
En teknik som inte är riktigt lika nära tillhands är Co-EMIB, som gör det möjligt att koppla samman flera Foveros-staplar till en större krets. I Intels presentation av Co-EMIB visas en processorkrets där fyra Foveros-staplar med åtta chiplet-enheter vardera ansluts i en enda krets. Processorn har dessutom HBM-minnesmoduler anslutna till processorstaplarna via Co-EMIB.
EMIB är i sig inte en ny teknik. Intel har tidigare använt den för att koppla samman egna processorkretsar med AMD:s grafikteknik i den bärbara processorfamiljen Kaby Lake-G. Denna variant är dock mer begränsad i sin flexibilitet, och med Co-EMIB blir det i teorin möjligt att bygga enormt komplexa processorpaket som hade varit omöjliga med EMIB eller tidigare monolitiska designer.
Större kretsar till trots kommer det fortsatt vara nödvändigt att krympa kretsarnas yta och komplexitet, och det är här Omni-Directional Interconnect (ODI) kommer in i bilden. Lustigt nog möjliggörs detta genom att använda både horisontell och vertikal kommunikation mellan komponenterna som ansluts på processorkretsen. ODI kräver färre kanaler för denna kommunikation och ska erbjuda lägre latens och resistans jämfört med tidigare tekniker.
Detta hänger också ihop med Multi-Die I/O (MDIO) som ger avsevärt ökad bandbredd i kommunikationen mellan olika kretsar i ett processorpaket. MDIO ger en bandbredd på 5,4 Gb/s per processor-pin, vilket är ett avsevärt steg upp från de 2 Gb/s som nuvarande kommunikationslagret Advanced Interconnect Bus (AIB) ger per pin.
Alla dessa tekniker ser ut att medföra ett stort steg framåt för hur Intel bygger processorer, men det kommer dröja innan de används i konsumentprodukter. Foveros kommer som tidigare användas i Lakefield som ska släppas senare i år, men MDIO ska användas först någon gång under 2020 och då sannolikt för serverprocessorer. Intel meddelar ingen tidslinje för när ODI kan tänkas användas.
Tidigare rapporter har angivit att Intel ska använda Foveros-staplar sammankopplade via Co-EMIB i kommande processorarkitekturen Granite Rapids för entusiast- och serverprocessorer. Processorer med Granite Rapids-arkitekturen väntas lanseras först under 2022.
