Utöver att tillverka kända konsumentprodukter inom ett flertal produktkategorier tillhör Samsung också en av världens största kretstillverkare. Företaget utvecklar egna tillverkningstekniker och de nuvarande systemkretsarna i företagets Exynos-serie tillverkas på 8-nanometersteknik.

Samsung har även tekniker på 5 nanometer på gång, men företaget vilar inte utan presenterar nu även 3-nanometersteknik under halvledarkonferensen Samsung Foundry Forum. Detta handlar om en tidig version av ett produktionspaket (Product Design Kit) som kretstillverkare kan använda för att förbereda sina framtida kretsdesigner för 3-nanometertekniken.

Enligt Samsungs uppgifter ska kretsar tillverkade på 3-nanometerstekniken erbjuda en reducering av kretsyta med 45 procent jämfört med nuvarande tekniker på 7 nanometer. Den ska också kunna erbjuda reducering av energiförbrukning med 50 procent, eller 35 procent högre prestanda vid samma energiförbrukning.

SamsungFoundry_FETdesign.jpg

För att kunna krympa tillverkningstekniken till denna nivå har Samsung behövt överge den transistordesignen med FinFET-transistorer till förmån för något kallat Gate-All-Around (GAA). FinFET var ursprungligen lösningen för att krympa tillverkningstekniken bortom vad den traditionella planära transistortekniken tillät, något Intel använde för att kunna gå ned till 22 nanometer med Ivy Bridge och som bland annat TSMC följde upp med på 16 nanometer.

FinFET utvecklade den tidigare platta transistordesignen med att transistorns kommunikationskanal har kontakt med transistorgrindarna i vertikalt led, vilket gav FinFET-tekniken namnet 3D-transistorer. Även om transistorerna ökade kontaktytan vertikalt är de fortfarande begränsade till att skala i sidled, något som Samsungs GAA-teknik vidareutvecklar.

Som namnet antyder handlar Gate-All-Around om att transistorerna nu har kontakt på alla sidor om transistorgrindarna, det vill säga även på dess undersida. Det gör det möjligt att stapla transistorerna vertikalt och därmed kringgå de begränsade marginalerna hos FinFET-teknikens skalning i sidled.

SamsungFoundry3.jpg
SamsungFoundry2.jpg

Den nya transistortypen, som Samsung kallar GAA-baserad FET-design (GAAFET), kan implementeras på olika sätt. Den mest utrymmeseffektiva varianten kallas nanotråds-GAAFET. Den är mest komplicerad att använda, men dess utrymmeseffektiva design gör den särskilt lämpad för små energieffektiva kompakta kretsar.

En annan variant kallas nanoblad-GAAFET och här byggs transistorns kommunikationskanal som tunna blad. Detta gör kanalens volym större, och därmed inte lika energi- och utrymmeseffektivt, men i gengäld ska det ge bättre egenskaper för prestanda och skalning i större kretsdesigner. De nanoblad-baserade transistorerna kallas även Multi-Bridge Channel FET (MBCFET).

En fördel med nanoblad-tekniken är att den är väldigt flexibel jämfört med tidigare FinFET. Kretsdesigners kan välja att använda bredare nanoblad för bättre prestanda och större energiförbrukning, och vice versa med smalare nanoblad. I Samsungs tidiga produktpaket finns fyra bredder för nanobladen där kretsdesigners kan välja de egenskaper som passar bäst, men dessa är bara exempel på bredd och företag kan välja egen bredd efter behov.

Det Samsung presenterar idag är en alfaversion av produktionspaketet som får beteckningen 3GAE. Denna kommer revideras kontinuerligt i takt med att nya förbättringar och behov uppstår. Samsung planerar att ha de första kretsarna tillverkade på 3-nanometerstekniken under 2020, med första risktillverkningen sent samma år. Volymtillverkning väntas ske under 2021.

Läs mer om transistorteknik:

I butiken: SweClockers Logo Tee

Den legendariska SweClockers-gubben! Denna högtidsklädsel passar bäst att använda på särskilt minnesvärda dagar, såsom grafikkortslanseringar, och bör likt andra värdesaker förvaras i kassaskåp. Begränsad upplaga!

Köp här!